13a-C7-11

低価格 X 線検出素子(Silicon Drift Detector)構造の提案

Proposal of Structure for Popular Edition of X-Ray Detector (Silicon Drift Detector)

大阪電気通信大学 〇岡田 亮太 ^a, 西川 祐二郎, 松浦 秀治 ^{b)}

Osaka Electro-Communication Univ. [°]Ryota Okada^{a)}, Yujiro Nishikawa, Hideharu Matsuura^{b)}

E-mail: a) mf11a003@oecu.jp b) matsuura@isc.osakac.ac.jp

【はじめに】シリコンを用いた従来の X 線検出素子である SDD (Silicon Drift Detector)の簡素化として、図 1(a)に示す Gated SDD 構造 (GSDD) の提案[1]を行い、これまで提案してきた構造[2-5]の中 で一番のエネルギー分解能を得ることができた[4,5]。ここで、 GSDD は円筒状であり、中心にアノード (n 層) があり、アノード 周辺にリング状のゲート電極と p リングがある。反対の面には、受 光面であるカソード (p 層) がある。また、高抵抗率 (>5 kΩ·cm) な基板を用いることで、Cd の蛍光 X 線 (エネルギー: 23 keV) の ような高いエネルギーの吸収率を高められるため、高抵抗率基板を 用いた SDD の作製を行ってきた[2-5]。しかし、高抵抗率な基板は 高価なため、性能を維持しながら低価格化を目指して、市販されて いる SDD に用いられている抵抗率(2 kΩ·cm)の基板に注目した。し かし、デバイスシミュレーションによって問題点が判明した。今回 は、デバイスシミュレータを用いて素子内部の電位分布をシミュレーションし、この問題を解決できる構造を検討する。

【シミュレーション方法】 基板抵抗率 10 k Ω ・cm、 膜厚 0.3mm と基 板抵抗率 2 k Ω ・cm、 膜厚 0.3mm の n型ウェハを用いた 2 通りの GSDD を想定した。印加条件は、基板抵抗率 10 k Ω ・cm の場合 p 層、p リング、ゲート電極にそれぞれ-100 V、基板抵抗率 2 k Ω ・cm の 場合 p 層、p リング、ゲート電極にそれぞれ-150 V とし、保護酸化 膜と Si 界面に存在する正の固定電荷密度を 1×10¹⁰ cm⁻² と仮定した。 また、図 1 に示すように 2 種類のゲート電極間隔を検討した。

【シミュレーション結果・考察】図2に基板抵抗率10kΩ・cmを用 いた電位分布のシミュレーション結果を、図3に基板抵抗率2kΩ・ cmを用いた電位分布のシミュレーション結果を示す。図3より、2 kΩ・cmの基板の場合、同じゲート電極間隔ではアノードと同電位 の領域が広範囲で存在し、ここで発生した電子をアノードに収集す ることはできない。そこで、図1(b)に示すようにゲート電極間隔を 狭くし、固定電荷の影響を低減させる構造を検討した。図4にゲー ト電極間隔を狭くした構造の電位分布のシミュレーション結果を 示す。図4より、良好な勾配を形成させることができた。これより、 普及型X線検出素子の作製が可能であることがわかった。

松浦 秀治,特願 2009-157627,特開 2011-14718.
松浦秀治,他 5 名,電子情報通信学会論文誌 J93-C(2010)303.
北野谷 征吾,他 2 名,信学技報,SDM2010-186(2010-12)7-12.
岡田 亮太,他 2 名,信学技報,SDM2011-144(2011-12)65-70.
H. Matsuura, et al., Key Engineering Mater. 495(2012)294-297.





図 3. GSDD 内部の電位分布(2 kΩ·cm)

