

平成 13 年 6 月 15 日

## 松浦研究室 ゼミ テスト

### 1 . ショットキー障壁の解析

問題 1 以下に示すショットキー障壁ダイオードに印加した電圧  $V$  [V] (順方向のとき正) と空乏層幅  $d$  [m] および静電容量  $C$  [F] との関係を導き出せ。

n 型半導体

ドナー密度 :  $N_D$  [ $\text{m}^{-3}$ ]

拡散電位 :  $V_d$  [V]

比誘電率 :  $\epsilon_r$

### 2 . pn ダイオードの解析

問題 2 以下に示す pn ダイオードに印加した電圧  $V$  [V] (順方向のとき正) と全空乏層幅  $d$  [m]、n 型半導体側の空乏層幅  $d_n$  [m]、p 型半導体側の空乏層幅  $d_p$  [m] および静電容量  $C$  [F] との関係を導き出せ。

階段接合

比誘電率 :  $\epsilon_r$

拡散電位 :  $V_d$  [V]

n 型半導体側

ドナー密度 :  $N_D$  [ $\text{m}^{-3}$ ]

p 型半導体側

アクセプタ - 密度 :  $N_A$  [ $\text{m}^{-3}$ ]

問題 3  $N_A \gg N_D$  の場合の pn ダイオードに印加した電圧  $V$  [V] (順方向のとき正) と全空乏層幅  $d$  [m] および静電容量  $C$  [F] との関係を導き出せ。